A Chaotic IP Watermarking in Physical Layout Level Based on FPGA
Uloženo v:
| Další autoři: | |
|---|---|
| Médium: | Článek |
| Zdrojový dokument: | Radioengineering , Vol. 20, No. 1 (2011), s. 118-125 |
| Jazyk: | angličtina |
| Žánr/forma: | články |
| ISSN: | 1210-2512 |
| Témata: | |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo otaguje tento záznam!
|
| Stav | Dílčí knihovna | Popis | Umístění | LCC signatura | Stará signatura |
|---|---|---|---|---|---|
| Volný výběr, k vypůjčení | Fond NTK | Vol. 20 (2011) no. 1 (Part I+II) | 4.NP, regál 4D/113 | TK6540 .R333 v.20 no.1 | R 13883/24 |